(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-281882 (P2003-281882A)

(43)公開日 平成15年10月3日(2003.10.3)

(51) Int.Cl.⁷

識別記号

FΙ

テーマコード(参考)

G11C 11/22

501

G 1 1 C 11/22

501F

審査請求 未請求 請求項の数13 OL (全 10 頁)

(21)出願番号 **特願2002-327821(P2002-327821)**

(22)出願日

平成14年11月12日(2002.11.12)

(31)優先権主張番号 2001-71841

(32)優先日

平成13年11月19日(2001.11.19)

(33)優先権主張国

韓国 (KR)

(71)出願人 591024111

株式会社ハイニックスセミコンダクター 大韓民国京畿道利川市夫鉢邑牙美里山136

-1

(72) 発明者 カン, ヒー・ボック

大韓民国・テジョンーシ・ソーク・トマ 2-ドン・番地なし・キョンナム アパー

トメント・109-203

(74)代理人 100064621

弁理士 山川 政樹


最終頁に続く

(54) 【発明の名称】 不揮発性強誘電体メモリ装置及びその駆動方法

(57)【要約】

【課題】 一つのメモリセルが従来の複数個のメモリセ ルの役割を果たすようにすることで、チップサイズを減 らすと共に、チップのコスト競争力を高められるように した不揮発性強誘電体メモリ装置及びその駆動方法を提 供する。

【解決手段】 上部と下部とに分けて構成される第1セ ルアレイブロック及び第2セルアレイブロックと、前記 第1,第2セルアレイブロックの間に各マルチプルビッ トライン当たり一つずつ配列されるセンスアンプと、前 記各マルチプルビットラインの両先端にデータバスと連 結され、前記センスアンプの出力をエンコーディングし てマルチビット信号を出力するデータ I /Oエンコーダ と、前記第1,第2セルアレイブロックとデータI/O エンコーダとの間に配列される第1,第2参照セルアレ イブロックとから構成されることを特徴とする。



【特許請求の範囲】

【請求項1】 上部と下部とに分けて構成される第1セルアレイブロック及び第2セルアレイブロックと、前記第1,第2セルアレイブロックの間に各マルチプルビットライン当たり一つずつ配列されるセンスアンプと

前記各マルチプルビットラインの両先端にデータバスと連結され、前記センスアンプの出力をエンコーディングしてマルチビット信号を出力するデータI/Oエンコーダと、

前記第1,第2セルアレイブロックとデータI/Oエンコーダとの間に配列される第1,第2参照セルアレイブロックと、から構成されることを特徴とする不揮発性強誘電体メモリ装置。

【請求項2】 前記第1,第2セルアレイブロックはサブビットラインと第1,第2,第3マルチプルビットラインとから構成されるビットラインと、

前記第1,第2,第3マルチプルビットラインにそれぞれ連結され、外部の制御信号によってそれぞれ活性化され、前記サブビットラインと第1,第2,第3マルチプ 20ルビットラインとを選択的に連結するスイッチング制御ブロックと、を含むことを特徴とする請求項1記載の不揮発性強誘電体メモリ装置。

【請求項3】 前記スイッチング制御ブロックは第1,第2,第3,第4NMOSトランジスターが直列に連結され構成されることを特徴とする請求項2記載の不揮発性強誘電体メモリ装置。

【請求項4】 前記第2,第3,第4NMOSトランジ スターのソースはサブビットラインに連結され、ドレイ ンはそれぞれ第1,第2,第3マルチプルビットライン 30 に連結され、各ゲートには独立的な制御信号が印加され ることを特徴とする請求項3記載の不揮発性強誘電体メ モリ装置。

【請求項5】 前記第1NMOSトランジスターはサブ ビットラインにドレインが連結され、ソースに供給する 電源を調整する信号が印加され、ゲートにサブビットラ インプルダウン信号が印加されることを特徴とする請求 項3記載の不揮発性強誘電体メモリ装置。

【請求項6】 前記第1NMOSトランジスターは、サブビットラインプルダウン信号を受けて、サブビットラ 40 インをグラウンドレベル或いはハイレベルに調整することを特徴とする請求項3記載の不揮発性強誘電体メモリ装置。

【請求項7】 前記第1NMOSトランジスターのソースに印加される電源を調整する信号は、低電圧で高電圧を発生する時にVcc電圧より高い電圧を生成して供給することを特徴とする請求項3記載の不揮発性強誘電体メモリ装置。

【請求項8】 サブビットラインSBLと一定の間隔を 有して形成される第1,第2,第3マルチプルビットラ 50

インMBL1, MBL2, MBL3から構成されるビットラインと、前記第1,第2,第3マルチプルビットラインにそれぞれ連結され、外部の制御信号SBSW1,SBSW2,SBSW3にそれぞれ活性化され、前記サブビットラインと第1,第2,第3マルチプルビットラインと塞択的に連結する第1,第2,第3スイッチング制御ブロックと、前記サブビットラインにドレインが連結され、ゲートに外部のサブビットラインプルダウン信号SBPDが印加され、ソースにサブビットラインの電源を調整する信号BLPWRが印加されるプルダウンスイッチングブロックとを含むことを特徴とする不揮発性強誘電体メモリ装置の駆動方法において、

前記サブビットラインに印加されるライト電圧レベルを 低電圧レベルから高電圧レベルの順にサブビットライン に印加して、セルデータを格納することを特徴とする不 揮発性強誘電体メモリ装置の駆動方法。

【請求項9】 サブビットラインSBLと一定の間隔を有して形成される第1,第2,第3マルチプルビットラインMBL1,MBL2,MBL3から構成されるビットラインと、前記第1.第2,第3マルチプルビットラインにそれぞれ連結され、外部の制御信号SBSW1,SBSW2,SBSW3にそれぞれ活性化され、前記サブビットラインと第1,第2,第3マルチプルビットラインと第1,第2,第3スイッチング制御ブロックと、前記サブビットラインにドレインが連結され、ゲートに外部のサブビットラインアルダウン信号SBPDが印加され、ソースにサブビットラインの電源を調整する信号BLPWRが印加されるプルダウンスイッチングブロックとを含むことを特徴とする不揮発性強誘電体メモリ装置の駆動方法において、

前記スイッチング制御ブロックを制御する外部の制御信号を用いて複数の時間区間に分け、該区間から発生した電荷を第1,第2,第3マルチプルビットラインにそれぞれ分散させてそれぞれのレベルを検出することを特徴とする不揮発性強誘電体メモリ装置の駆動方法。

【請求項10】 前記第1,第2,第3マルチプルビットラインが全て活性化されると、2ビットデータは11を出力することを特徴とする請求項9記載の不揮発性強誘電体メモリ装置の駆動方法。

0 【請求項11】 前記第1,第2,第3マルチプルビットラインの中二つのマルチプルビットラインのみが活性化されると、2ビットデータは10を出力することを特徴とする請求項9記載の不揮発性強誘電体メモリ装置の駆動方法。

【請求項12】 前記第1,第2,第3マルチプルビットラインの中一つのマルチプルビットラインが活性化されると、2ビットデータは01を出力することを特徴とする請求項9記載の不揮発性強誘電体メモリ装置の駆動方法。

0 【請求項13】 前記第1,第2,第3マルチプルビッ

トラインが全て不活性化されると、2ビットデータは00を出力することを特徴とする請求項9記載の不揮発性 強誘電体メモリ装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は不揮発性強誘電体メモリ装置に係り、特に、一つのメモリセルに4つ以上のデータレベルを格納してマルチプルビットを実現することができる不揮発性強誘電体メモリ装置及びその駆動方法に関する。

[0002]

【従来の技術】一般的に不揮発性強誘電体メモリ、つまりFRAM (Ferroelectric Random Access Memory)はDRAM (Dynamic Random Access Memory)程度のデータ処理速度を有し、電源のオフ時にもデータが保存される特性のため次世代記憶素子として注目を浴びている。FRAMはDRAMとほぼ同一構造を有する記憶素子であって、キャパシターの材料として強誘電体を使用して強誘電体の特性である高い残留分極を用いたものである。このような残留分極の特性のため電界を除去しても20データが保存される。

【0003】図1は一般的な強誘電体のヒステリシスループを示す特性図である。図1に示すように、電界により誘起された分極が電界を除去しても残留分極(又は自発分極)の存在によって消滅されず、一定量(d,a状態)を維持していることが分かる。不揮発性強誘電体メモリセルは前記d,a状態をそれぞれ1,0に対応させ記憶素子として応用したものである。

【0004】図2は従来の不揮発性強誘電体メモリの単位セル構成図を示すものである。図2に示すように、一30方向に形成されるビットラインB/Lと、そのビットラインと交差する方向に形成されるワードラインW/Lと、ワードラインに一定の間隔をおいてワードラインと同一の方向に形成されるプレートラインP/Lと、ゲートがワードラインに連結され、ソースは前記ビットラインに連結されるトランジスターT1と、2端子中第1端子はトランジスターT1のドレインに連結され、第2端子はプレートラインP/Lに連結される強誘電体キャパシターFC1とで構成されている。

【0005】このように構成された従来の不揮発性強誘 40 電体メモリ装置のデータ入/出力動作を以下に説明する。図3aは従来の不揮発性強誘電体メモリ素子のライトモードの動作を示すタイミング図である。まず、ライトモードの動作を示すタイミング図である。まず、ライトモードの場合、図3aに示すように、外部から印加されるチップイネーブル信号CSBpadが「ハイ」から「ロー」に活性化され、同時にライトイネーブル信号WEBpadが「ハイ」から「ロー」に印加すると、ライトモードが始まる。 次いで、ライトモードでのアドレスデコードが始まると、ワードラインに印加されるパ 50

ルスは「ロー」から「ハイ」に遷移され、セルが選択される。

【0006】このように、ワードラインが「ハイ」状態を維持している間にプレートラインには順に所定幅の「ハイ」信号と所定幅の「ロー」信号が印加される。そして、選択されたセルにロジック値「1」又は「0」を書くために、ビットラインにライトイネーブル信号WE Bpadに同期した「ハイ」又は「ロー」信号を印加する。すなわち、ビットラインに「ハイ」信号を印加し、ワードラインに印加される信号が「ハイ」状態である期間でプレートラインの信号が「ロー」に遷移されたとき、強誘電体キャパシターにはロジック値「1」が記録される。そして、ビットラインに「ロー」信号を印加すると、プレートラインに印加される信号が「ハイ」信号のとき、強誘電体キャパシターにはロジック値「0」が記録される。

【0007】このようなライトモードの動作によりセルに格納されたデータを読み出すための動作は以下の通りである。図3bに示すように、外部からチップイネーブル信号CSBpadが「ハイ」から「ロー」に活性化されると、ワードラインが選択される以前に全てのビットラインは等化器信号によって「ロー」電圧に等電位化される。

【0008】そして、各ビットラインを不活性化させた後アドレスをデコードし、デコードされたアドレスによってワードラインの「ロー」信号が「ハイ」信号に遷移されセルが選択される。選択されたセルのプレートラインに「ハイ」信号を印加すると、強誘電体キャパシター(F1)に格納されたロジック値「1」に対応するデータを破壊させる。もし、強誘電体キャパシター(F1)にロジック値「0」が格納されていれば、それに対応するデータは破壊されない。

【0009】このように、破壊されたデータと破壊されてないデータは前述したヒステリシスループの原理によって異なる値を出力し、センスアンプはロジック値「1」又は「0」をセンシングする。すなわち、データが破壊された場合は、図1のヒシテリシスループのdからfに変更される場合であり、データが破壊されていない場合は、aからfに変更される場合である。したがって、一定の時間が経過した後センスアンプがイネーブルすると、データが破壊された場合は増幅されロジック値「1」を出力し、データが破壊されてない場合はロジック値「0」を出力する。

【0010】このように、センスアンプからデータを出力した後に、それぞれのセルは元のデータに戻らなければならないので、ワードラインに「ハイ」信号を印加した状態でプレートラインを「ハイ」から「ロー」に不活性化させる。

[0011]

【発明が解決しようとする課題】しかしながら、上記の

ような従来の不揮発性強誘電体メモリセルは、全てのセ ルにデータレベルを格納するため、チップサイズを減ら すに限界があり、チップのコスト競争力を確保し難いと いう問題がある。

【0012】そこで、本発明の目的は、一つのメモリセ ルが従来の複数個のメモリセルの役割を果たすようにす ることで、チップサイズを減らすと共に、チップのコス ト競争力を高めるようにした不揮発性強誘電体メモリ装 置及びその駆動方法を提供することにある。

[0013]

【課題を解決するための手段】このような目的を達成す るための本発明による不揮発性強誘電体メモリ装置は、 上部と下部とに分けて構成される第1セルアレイブロッ ク及び第2セルアレイブロックと、前記第1,第2セル アレイプロックの間に各マルチプルビットライン当たり 一つずつ配列されるセンスアンプと、前記各マルチプル ビットラインの両先端にデータバスと連結され、前記セ ンスアンプの出力をエンコーディングしてマルチビット 信号を出力するデータI/Oエンコーダと、前記第1, 第2セルアレイブロックとデータ I/Oエンコーダとの 20 間に配列される第1,第2参照セルアレイブロックとか ら構成されることを特徴とする。

【0014】また、上記目的を達成するための不揮発性 強誘電体メモリ装置の駆動方法は、サブビットラインS BLと一定の間隔を有して形成される第1,第2,第3 マルチプルビットラインMBL1, MBL2, MBL3 から構成されるビットラインと、前記第1,第2,第3 マルチプルビットラインにそれぞれ連結され、外部の制 御信号SBSW1, SBSW2, SBSW3にそれぞれ 活性化され、前記サブビットラインと第1,第2,第3 30 マルチプルビットラインとを選択的に連結する第1,第 2. 第3スイッチング制御ブロックと、前記サブビット ラインにドレインが連結され、ゲートに外部のサブビッ トラインプルダウン信号SBPDが印加され、ソースに サブビットラインの電源を調整する信号BLPWRが印 加されるプルダウンスイッチングブロックとを含むこと を特徴とする不揮発性強誘電体メモリ装置の駆動方法に おいて、前記サブビットラインに印加されるライト電圧 レベルを低電圧レベルから高電圧レベルの順にサブビッ トラインに印加して、セルデータを格納することを特徴 40 とする

[0015]

【発明の実施の形態】以下、本発明の実施形態を図面に 沿って詳細に説明する。

【0016】図4は本発明によるマルチビット機能を有 する不揮発性強誘電体メモリ装置の構成図である。 図4 に示すように、上部と下部との分けて構成される第1セ ルアレイブロック20及び第2セルアレイブロック30 と、前記第1,第2セルアレイブロック20,30の間 に各マルチプルビットライン(MBLn)当たり一つず 50 れるNMOSトランジスターから構成されている。

つ配列されるセンスアンプ (S/A) 40と、前記各マ ルチプルビットライン(MBLn)の両先端に接続され ると共にデータバス(io<m>, … ,io<n>) と連結され、前記センスアンプ40の出力をエンコーデ ィングしてマルチビット信号を出力するデータI/Oエ ンコーダ50と、前記第1,第2セルアレイブロック2 0,30とデータI/Oエンコーダ50との間に配列さ れる第1,第2参照セルアレイブロック60,70とか ら構成されている。

10 【0017】一方、前記第1, 第2セルアレイブロック 20,30はそれぞれ複数個のサブセルアレイから構成 されている。

【0018】図5は図4のセルアレイブロックで2ビッ トセルアレイを示す詳細回路図である。 図5に示すよう に、ビットラインは大きく一つのサブビットライン(S BL) と3つのマルチプルビットライン (MBL1, M BL2, MBL3)とから構成されている。それぞれの MBL1, MBL2, MBL3はスイッチング制御ブロ ック80を介してSBLにそれぞれ連結されるようにな っている。ここで、前記スイッチング制御ブロック80 は、第1,第2,第3,第4スイッチングトランジスタ ー (80a, 80b, 80c, 80d)を含み、前記第 1スイッチングトランジスターに第2,第3,第4スイ ッチングトランジスターは直列に連結される。

【0019】前記第1,第2,第3,第4スイッチング トランジスター (80a, 80b, 80c, 80d) の ゲートにはそれぞれ独立的にSBPD<0>, SBSW 1<0>, SBSW2<0>, SBSW3<0>信号が 印加され、これらの信号によって活性化されるようにな っている。

【0020】一方、前記第1スイッチングトランジスタ -80aはドレイン(又はソース)がSBLに連結さ れ、ソース(又はドレイン)はSBLに供給する電源を 調整する信号(BLPWR<0>)が印加され、ゲート にSBLプルダウン信号 (SBPD<0>) が印加され るプルダウンNMOSスイッチ素子から構成されてい る。ここで、前記第1スイッチングトランジスター80 aはSBLの調整信号のSBPD信号が活性化される と、SBLをグラウンドレベル或いはハイレベルに調整 する。

【0021】一方、前記第1スイッチングトランジスタ -80aに外部から印加されるBLPWR信号は低電圧 動作で高電圧を発生する時にVcc電圧より高い電圧を 生成して供給する。そして、前記第2,第3,第4スイ ッチングトランジスター80b,80c,80dの各ソ ース(又はドレイン)はSBLに連結され、各ドレイン (又はソース) はそれぞれMBL1, MBL2, MBL 3に連結され、各ゲートにはそれぞれSBSW1<0 >, SBSW2<0>, SBSW3<0>信号が印加さ

【0022】すなわち、前記第2スイッチングトランジ スター80bのソースはSBLに連結され、ドレインは MBL1に連結され、ゲートにはSBSW1<0>信号 が印加され、前記第3スイッチング80cのソースはS BLに連結され、ドレインはMBL2に連結され、ゲー トにはSBSW2<0>信号が印加され、前記第3スイ ッチングトランジスター80dのソースはSBLに連結 され、ドレインはMBL3に連結され、ゲートにはSB SW3<0>信号が印加される。

【0023】また、SBLには複数個のセルが連結さ れ、サブセルアレイブロック90を構成している。すな わち、前記サブセルアレイブロック90は、一方向に形 成されるサブビットライン(SBL)と前記SBLに垂 直な方向に形成されるワードライン(W/L<n>)と プレートライン (P/L<n>) とに連結される複数個 のセルから構成されている。ここで、前記セルは、図示 しないが、一つのトランジスターと一つの強誘電体キャ パシターとから構成されている。

【0024】図6は図5の2ビットセルアレイのリード 及びライト動作方法を説明するためのタイミング図であ 20 る。まず、TO区間ではSBPDが「ハイ」で、BLP WRの「ロー」信号によってSBLが「ロー」にリセッ トされる。次いで、T1~T6区間ではSBPDが「ロ ー」で、SBLがフロート状態となる。次いで、T1/ T4区間ではSBSW1信号が活性化されると、SBL とMBL1とが連結され、セルデータがT1/T4の間 にのみMBL1へ伝達される。そして、T2/T5区間 ではSBSW2信号が活性化されると、SBLとMBL 2とが連結され、セルデータがT2/T5の間にのみM BL2へ伝達される。次いで、T3/T6区間ではSB 30 SW3信号が活性化されると、SBLとMBL3とが連 結され、セルデータがT3/T6の間にのみMBL3へ 伝達される。ここで、TO~T3はリード区間であり、 T4~T6はリードモードでは格納、ライトモードでは ライトするための区間である。

【0025】一方、本格納/ライト方法では、SBLに 印加されるライト電圧を異なって制御することにより、 セルに格納される電荷量を調整することになる。すなわ ち、2-ビット格納セルの場合、SBL電圧レベルを大 きく4つの領域に分けてデータを格納する。すなわち、 0<Vw1<Vw2<Vw3の4-レベル電圧にセルデ ータを格納することになる。

【0026】図7は図4のセルアレイブロックでNビッ トセルアレイを示す詳細回路図である。図7に示すよう に、ビットラインは大きく1つのサブビットライン (S BL)とN個のマルチプルビットライン(MBL1, M BL2, ··· , MBLn)とから構成されている。それ ぞれのマルチプルビットラインはスイッチング制御ブロ ック80を介してそれぞれSBLに連結されるようにな っている。

【0027】ここで、前記スイッチング制御ブロック8 Oは複数個のNMOSトランジスターが直列に連結され ており、各トランジスターのゲートには独立的な制御信 号(SBPD<0>, SBSW1<0>, SBSW2< 0>, … , SBSWn<0>) により活性化されるよ うになっている。すなわち、各トランジスターのソース (又はドレイン)はSBLに連結され、ドレイン(又は ソース) はそれぞれマルチプルビットラインに連結さ れ、各ゲートにはそれぞれSBSW1<0>、SBSW 10 2<0>、SBSW3<0>,…が印加されている。 【0028】一方、前記スイッチング制御ブロック80 を構成する一番目のNMOSトランジスターのドレイン はSBLに連結され、ソースは外部からSBLに供給す る電源を調整する信号(BLPWR<0>)が印加さ れ、ゲートにSBLプルダウン信号が印加され、SBL のレベルを調整するプルダウンNMOSトランジスター として用いられる。ここで、前記プルダウンNMOSト ランジスターでSBLの調整信号のSBPDの信号が活 性化されると、SBLをグラウンドレベル或いはハイレ ベルに調整する。

【0029】一方、前記BLPWR<0>信号は低電圧 で高電圧を発生する時にVcc電圧より高い電圧を生成 して供給する。また、SBLには複数個のセルが連結さ れ、サブセルアレイブロック90を構成している。すな わち、前記サブセルアレイブロック90は、一方向に形 成されるサブビットライン(SBL)と前記SBLに垂 直な方向に形成されるワードライン(W/L<n>)と プレートライン (P/L<n>) とに連結される複数個 のセルから構成されている。ここで、前記セルは、図示 しないが、一つのトランジスターと一つの強誘電体キャ パシターとから構成されている。

【0030】図8は図7のNビットセルアレイのリード /ライト動作方法を示すタイミング図である。まず、T 0区間ではSBPDがハイ区間として、BLPWRの 「ロー」信号によってSBLが「ロー」にリセットされ る。次いで、T1~Tm区間ではSBPDが「ロー」区 間として、SBLがフロート状態となる。次いで、T1 **/T4区間でSBSW1信号が活性化されると、SBL** とMBL1とが連結され、セルデータがT1/T4の間 にのみMBL1へ伝達される。そして、T2/T5区間 でSBSW2信号が活性化すると、SBLとMBL2と が連結され、セルデータがT2/T5の間にのみMBL 2へ伝達される。次いで、T3/Tm区間でSBSWn 信号が活性化すると、SBLとMBLnとが連結され、 セルデータがT3/Tmの間にのみMBLnへ伝達され る。

【0031】一方、T0~T3はリード区間であり、T 4~Tmはリードモードでは格納、ライトモードではラ イトするための期間である。ここで、本格納/ライト方 50 法では、SBLに印加されるライト電圧を異なって制御

することにより、セルに格納される電荷量を調整するこ とになる。すなわち、Nービット格納セルの場合、SB L電圧レベルを大きくN領域に分けてセルデータを格納 する。すなわち、0<Vw1<Vw2< ··· <VwNの Nーレベル電圧にセルデータを格納することになる。

【0032】図9は2-ビットセルアレイのリードモー ドでセル動作時間によるBL電圧の時間依存性を説明す るための図面である。すなわち、BL電圧の時間依存性 をそれぞれのSBSWを用いてそれぞれの時間区間に分 けて、該区間で発生した電荷をそれぞれのMBLにそれ 10 ぞれ分散させ、それぞれのレベルを検出する方法を説明 するための図面である。

【0033】まず、T1区間でSBSW1信号が活性化 すると、SBLと連結されるMBL1にセルデータがT 1時間の間にのみ伝達され、2つのレベルのセルデー タ、すなわち、データ01或いはデータ00を区別でき る区間である。次いで、T2時間でSBSW2信号が活 性化すると、SBLと連結されるMBL2にセルデータ がT2時間の間にのみ伝達され、2つのレベルのセルデ ータ、すなわち、データ10或いはデータ01を区別で 20 きる区間である。そして、T3時間でSBSW3信号が 活性化すると、SBLと連結されるMBL3にセルデー タがT3時間の間にのみ伝達され、2つのレベルのセル データ、すなわち、データ11或いはデータ10を区別 できる区間である。

【0034】したがって、3つのMBLが全て「ハイ」 であれば、2-ビットデータは11を出力し、2つのM BL、すなわち、MBL1、MBL2のみが「ハイ」で あれば、2-ビットデータは10を出力し、1つのMB L、すなわち、MBLのみが「ハイ」であれば、2-ビ ットデータは01を出力し、3つのMBLが全て「ロ ー」であれば、2-ビットデータは00を出力する。

【0035】図10は本発明の2-ビットセルアレイの ライトモードでセル格納電荷レベルのSBSW電圧依存 性を説明するための図面である。図10に示すように、 2-ビットデータ00をライトしようとする時は、セル にVO、すなわち、〇電圧でライトし、〇1をライトし ようとする時は、V1電圧でセルにライトする。また、 10をライトしようとする時はV2電圧でセルにライト し、11をライトしようとする時はV3電圧でセルにラ 40 イトする。

【0036】図11a ~図11cは本発明の2-ビット セルのリードモードでセル動作時間によるMBL電圧の 時間依存性を説明するための図面である。すなわち、図 11a~図11cはMBL電圧の時間依存性はそれぞれ のSBSWを用いてそれぞれの時間区間に分けて、その 区間から発生した電荷をそれぞれのMBLにそれぞれ分 散させた時、それぞれのMBLレベルを説明するための 図面である。

すように、SBSW1信号が活性化すると、SBLと連 結されるMBL1にセルデータがT1時間の間にのみ伝 達され、2つのレベルのセルデータ、すなわち、データ 01或いはデータ00を区別できるレベルが形成され る。

【0038】次いで、T2区間では、図11bに示すよ うに、SBSW2信号が活性化すると、SBLと連結さ れるMBL2にセルデータがT2時間の間にのみ伝達さ れ、2つのレベルのセルデータ、すなわち、データ10 或いはデータ01を区別できるレベルが形成される。

【0039】そして、T3区間では、図11cに示すよ うに、SBSW3信号が活性化すると、SBLと連結さ れるMBL3にセルデータがT3時間の間にのみ伝達さ れ、2つのレベルのセルデータ、すなわち、データ11 或いはデータ10を区別できるレベルが形成される。こ の際、それぞれのMBLレベルはOVに始まる。

【0040】図12は2-ビットセルアレイのリード/ ライト工程処理のためのブロックダイアグラムである。 図12に示すように、リード経路でそれぞれのMBLデ ータ (MBL1, MBL2, MBL3) は3つのS/A 100に入力され、その3つのS/A100で増幅さ れ、01,10,11をそれぞれ出力する。

【0041】次いで、前記3つのS/A100の出力は データ I / Oエンコーダ200に入力され、前記データ I/Oエンコーダ200でエンコーダされ、2-ビット 信号の [O < 1 > と [O < 2 > をデータバスを介して出 力する。逆に、ライト経路では前記データI/Oエンコ ーダ200の2-ビット信号のIO<1>とIO<2> がデータ I / Oデコーダ300に入力され、そのデータ 30 I/Oデコーダ300から3つのMBL信号を出力す る。

【0042】図13はN-ビット格納セルリード/ライ ト工程処理のためのブロックダイアグラムである。図1 3に示すように、リード経路でそれぞれのMBLデータ (MBL1, MBL2, …, MBLm)は2N-1個 のS/A100に入力され、前記 $2^{N}-1$ 個のS/A100で増幅され出力される。

【0043】次いで、前記2^N−1個のS/A100の 出力はデータI/Oエンコーダ200に入力され、前記 データ I / Oエンコーダ 2 0 0 でエンコーディングさ れ、N-ビット信号のIO<1> ~IO<N>出力信 号をデータバスを介して出力する。

【0044】逆に、ライト経路では前記データI/Oエ ンコーダ200のN-ビット信号のIO<1> ~IO <N>がデータ I/Oデコーダ300に入力され、その データI/Oデコーダ300で2N-1個のMBL信号 を出力する。

[0045]

【発明の効果】以上説明したように、本発明による不揮 【0037】まず、図9のT1区間では、図11aに示 50 発性強誘電体メモリ装置及びその駆動方法は次のような

効果がある。第一に、一つのセルレイアウト面積で複数 の既存のセルレイアウトを代替することにより、全体的 なセルレイアウトを減らすことができる。第二に、リー ドモード時にはセル特性の時間依存性を用い、ライトモ ード時にはライト電圧を用いることにより、動作が簡単 となり且つコア回路の構成を簡素化させ得ることでチッ プサイズを減らすことができ、チップのコスト競争力を 確保することができる。

11

【図面の簡単な説明】

特性図である。

【図2】従来の不揮発性強誘電体メモリ単位セルの構成 図である。

【図3a】従来の強誘電体メモリのライトモードの動作 タイミング図である。

【図3 b】従来の強誘電体メモリのリードモードの動作 タイミング図である。

【図4】本発明による不揮発性強誘電体メモリ装置を示 す構成図である。

【図5】図4のセルアレイブロックで2ビットセルアレ 20 イを示す詳細回路図である。

【図6】図5の2ビットセルアレイのリード及びライト 動作方法を示すタイミング図である。

【図7】図4のセルアレイブロックでNビットセルアレ イを示す詳細回路図である。

【図8】図7のNビットセルアレイのリード/ライト動 作方法を示すタイミング図である。

【図9】2-ビットセルアレイのリードモードでセル動 作時間によるBL電圧の時間依存性を説明するための図 面である。

【図10】本発明の2-ビットセルアレイのライトモー ドでセル格納電荷レベルのSBSW 電圧依存性を説明 するための図面である。

【図11】本発明の2-ビットセルのリードモードでセ 【図1】一般的な強誘電体のヒステリシスループを示す 10 ル動作時間によるMBL電圧の時間依存性を説明するた めの図面である。

> 【図12】2-ビットセルアレイのリード/ライト工程 処理のためのブロックダイアグラムである。

> 【図13】N-ビット格納セルのリード/ライト工程処 理のためのブロックダイアグラムである。

【符号の説明】

20:第1セルアレイブロック

30:第2セルアレイブロック

40:センスアンプ

50:データI/Oエンコーダ


60:第1参照セルアレイブロック

70:第2参照セルアレイブロック


80:スイッチング制御ブロック

90:サブセルアレイブロック


【図1】




【図2】



【図3a】








\$@BE@□E@ ~V•* +N□•X□■B B@□@□@©



【図7】







フロントページの続き

- (72)発明者 キイ,フン・ウー 大韓民国・キョンギード・イチョンーシ・ ブバルーエウブ・ウンガムーリ・97・イワ アパートメント・101-1102
- (72)発明者 イ,ゲウン・イル 大韓民国・キョンギード・ヨンギンーシ・ キヘウングーエウブ・シンガルーリ・ 159・トヒュンマエウル ヒュンダイ ア パートメント・201-205
- (72)発明者 パク、ジェ・フーン 大韓民国・キョンギード・ソンナムーシ・ プンダンーク・クムゴクードン・181・チョンソルハンラ・307-1403
- (72)発明者 キム,ジュン・ファン 大韓民国・ソウル・トンダエムンーク・タ プシムリ 5ードン・番地なし・サムヒー アパートメント・5-903